激光打标耗材用分布式电容器阵列布局

激光打标耗材用分布式电容器阵列布局

抽象

激光打标电源将 60 至 200 瓦的光源、泵浦驱动器和 Q 开关脉冲组集成在一个小型机柜中，因此直流链路、脉冲缓冲器和高压缓冲电路共用同一体积。本文推导了阵列的串联电感、单元间电流分配、互连反谐振和单位损耗，并给出了六条布局规则，以确保在机器的整个使用寿命期间保持这种电流分配和散热性能。

1. 引言

现代激光打标机将60至200瓦的光源、泵浦驱动器、振镜放大器和Q开关高压级集成在一个机箱内，而这个机箱的体积在十年内缩减了一半。同样的能量和纹波现在必须集成到更小的电路板面积内。

问题在于能量的分配。直流链路储能装置、脉冲缓冲器和高压缓冲电路都靠近开关器件，而且每个装置都必须在驱动器切换电流的频率下保持其阻抗不变。

业界的解决方案是分布式阵列：用 N 个较小的电容器替换一个大电容器，这些较小的电容器放置在负载周围。并联的电容器组可以降低有效的串联电感，分摊纹波电流，并将损耗分散到整个电路中。

阵列只有在布局对称时才会出现这种现象。实际电路板会引入不等长的走线、不均匀的气流以及许多互连回路，而这三者正是造成第 3 节所述故障的原因。

本文在第 2 节中量化了阵列数学，在第 3 节中列出了四种失效模式，并在第 4 节中给出了六条布局规则。这些数字来自由 4700 pF 圆盘单元构建的 10 kV 脉冲缓冲器。

2. 核心机制

2.1 串联电感随 N 的倒数下降 1

对于 N 个电容为 C、封装电感为 ESL_unit 的相同单元，并联后的集合为：

ESL_array = ESL_unit / N

其中 ESL_array 是并联组的有效串联电感，ESL_unit 是一个单元的电感，N 是并联单元的数量。

C_total = N × C

其中 C_total 为阵列电容，C 为单位值，N 为单位数。

一个 4700 pF 的圆片电容单元在其 E40 连接线上的电感为 8 nH。五个这样的单元在布局前可提供 1.6 nH 的电感，加上 2.4 nH 的共享互连线，使阵列的总电感约为 4 nH。一个位于相同位置的 22 nF 封装电容可提供 40 nH 的电感。

f_res = 1 / (2 × π × √(L_loop × C_total))

其中 f_res 是阵列与开关节点回路的自谐振频率，L_loop 是从开关节点到阵列的回路电感，C_total 是阵列电容。

单个封装的谐振频率为 5.4 MHz，阵列的谐振频率为 17 MHz，其回路电感为 22 nH，总电容为 22 nF。在 4 MHz 时，40 nH 封装的电感为 1.0 Ω，电容为 1.8 Ω；阵列的电感为 0.10 Ω，电容同样为 1.8 Ω。只有阵列在纹波谐波处仍表现为电容。

2.2 纹波因支路阻抗而分裂

每个单元的电流与其支路阻抗成反比：

I_i / I_total = (1 / Z_i) / Σ (1 / Z_j)

其中 I_i 是单元 i 中的纹波电流，I_total 是阵列纹波电流，Z_i 是支路阻抗 R_ESR_i + jωL_i，求和遍及阵列中的每个单元。

三个 4700 pF、阻抗均为 50 mΩ 的电容，其中支路 1 为 7 nH，支路 2 和 3 为 32 nH，在 1 MHz 频率下，将 10 A 均方根纹波分配如下：支路 1 阻抗为 0.067 Ω，承载 6.1 A 电流；支路 2 和 3 阻抗均为 0.207 Ω，各自承载 2.0 A 电流。

该分配比例为 61%，而平均分配比例为 33%。差距源于额外的 25 nH 走线，这相当于 15 mm 的 1.7 nH/mm 线圈。电流分配是一个布局参数，15 mm 的走线会使该参数偏移 28 个点。

2.3 互连回路谐振

两个相邻的单元以及它们之间的线路形成一个共振回路：

f_anti = 1 / (2 × π × √(L_int × C_unit))

其中 f_anti 是单元对的反谐振，L_int 是它们共用的回路的互连电感，C_unit 是单个单元的电容。

互连电流为 15 nH，每单位电容为 4.7 nF，该环路谐振频率为 19 MHz。该频率下的环路电流会流经该环路并辐射到振镜编码器电缆中。

回路中的电阻器会耗散循环能量。临界阻尼需要：

R_damp = 0.5 × √(L_int / C_unit)

其中 R_damp 为阻尼电阻，L_int 为回路互连电感，C_unit 为单位电容。

对于 15 nH 和 4.7 nF，其值为 0.9 Ω。互连路径中的一个电阻器可以抑制回路，并在开关频率下保持阵列阻抗不变。

2.4 损失与当前

每个单元都会消耗自身的 I²R 损耗：

P_unit = (I_total / N)² × ESR_unit

其中 P_unit 为单个单元的损耗，I_total 为阵列纹波电流，N 为单元数，ESR_unit 为单个单元的等效串联电阻。

ΔT = P × R_th

其中 ΔT 为高于环境温度的温升，P 为耗散功率，R_th 为单元本体到环境空气的热阻。

使用 10 A rms 和 50 mΩ 的电容器，单个电容器功耗为 5 W，五个电容器每个功耗为 0.2 W，五个电容器阵列的总功耗为 1 W。按 20 °C/W 的温升比计算，五个电容器阵列的总温升为 100 °C，而五个电容器阵列的总温升仅为 4 °C，这意味着最热物体的温度降低了 25 倍。

不均衡情况下的性能比平均水平更差。2.2 节中的高功率单元承载 6.1 A 的电流并消耗 1.9 W 的功率，因此其温度比功率为 0.19 W 的相邻单元高出约 33 °C。损耗分摊只有在共享的情况下才成立。

图 1 — 三个 4700 pF 单元，电阻为 50 mΩ：当相邻单元距离开关节点 25 nH 时，占主导地位的单元达到 10 A arms 纹波的 61%。

3. 工程痛点

痛点一：不等长导线造成的电流过载

一个由三个单元组成的阵列，其中第三个单元距离开关节点远 15 毫米，在 1 MHz 频率下电流分配比例为 60/20/20。第一个单元的工作温度高出约 33 °C，其等效串联电阻 (ESR) 和电容随温度漂移，电流分配比例也持续偏离布局设计值。

机器出现电容逐渐损耗和纹波上升的现象，过流保护装置在任何单个单元彻底失效之前就已跳闸。

痛点二：辐射状的反共振回路

两个相邻单元及其互连走线在 19 MHz 处发生谐振，产生的环流会以磁场噪声的形式辐射到振镜编码器中。这种噪声与布局相关，当电路板重新制作时，噪声会发生变化。

痛点3：一个短路单元会带动整个电路板损坏

一个破裂的陶瓷单元发生短路故障。其他单元随即将其储存的能量释放到故障回路中，能量迅速到达：23.5 nF 在 10 kV 电压下储存了 1.2 J 的能量，加上 15 nH 的回路电感，放电在大约 30 ns 内完成。

1.2焦耳的能量会熔化大约3毫米厚的2盎司铜线，导致互连线汽化，故障蔓延到相邻单元。如果没有单元级熔断器，则电路板上的一个电容器就会损坏整个电路板，而不是损坏整个单元。

痛点 4：密封柜体容易产生热点

只有当气流到达每个单元时，阵列才能有效散热。在密封机柜中，即使电流均等分配，紧邻电感或散热器的单元温度也会比相邻单元高出 20°C。高温单元老化更快，电容值会漂移，电流分配也会随之改变。

4. 设计步骤

策略一：将支路电感控制在 10 nH 以内

将每个单元从开关节点呈放射状布线，并匹配各支路长度。在开关频率下模拟支路阻抗，然后在原型阶段使用钳形电流探头测量每个支路的阻抗，以确认阻抗分配是否正确。

保持间隙小于 13 nH，则占比最大的单元的占比将保持在均等份额的 1.5 倍以内，对于三单元阵列为 50%，对于五单元阵列为 30%。对称性无需任何成本，并且在每个谐波中都成立。

策略二：指定匹配单元

选择ESR匹配度为±10%、电容匹配度为±5%的单元，这样布局决定了元件间的共享，而不是元件的分布。HVC N4700 I类 瓷片电容器 保持 tanδ 低于 0.1 %，系数为 ±30 ppm/°C，这样当电路板达到 105 °C 时，单位仍能保持匹配。

策略三：抑制互连回路

添加一个 0.2 至 1 Ω 的串联电阻 厚膜电阻 在单个互连路径中，或者在阵列上并联一个小型RC阻尼器，其阻值R_damp = 0.5 × √(L_int / C_unit)。该电阻器在19 MHz频率下耗散环路能量，并在200 kHz频率下保持阵列阻抗不变。

策略四：控制单机故障

为每个单元配备独立的熔断电阻，或者通过爬电距离将单元分隔开，以防止短路单元受到相邻单元的电流影响。15 nH 的互连电阻可将放电时间限制在约 30 ns，而容量为 1.2 J 的熔断元件则可将电路板级故障转化为单元更换。

策略五：平衡气流

将阵列远离电感器和散热器放置，调整各单元方向，使空气能够流过所有单元，并在机柜阴影处加装导流板。满载运行时使用热成像仪进行验证：最热单元和最冷单元的温度差应小于 10°C。

策略六：同时考虑最坏情况下的波纹和温度，并以此进行资格认证。

在最大纹波电流和 60°C 环境温度下同时进行验证，并记录各单元的温度。当温差保持在 10°C 以下，阵列电容在 1,000 小时内漂移小于 3%，且任何单元承受的纹波均不超过其应占纹波份额的 1.5 倍时，即可接受该设计。

A 薄膜电容器 同一节点上的故障会显示不同的特征，因为自愈功能会清除故障而不是将其短路。 快速恢复二极管 为脉冲节点供电，其恢复电流属于同一分支算术。

组件参数	典型值	测试条件
额定电压（HVCT8G系列）	10 kV DC	高压1.5倍，持续60秒
电容量	4700 pF ±20% (472M)	1 MHz，1 V rms
1 MHz 下的 ESR	低于 50 mΩ	-
回路电感（E40弦）	低于 8 nH	端子间距 40 毫米
绝缘电阻	500V直流电压下电阻大于10GΩ	25℃，60%相对湿度
温度范围	−40 °C 至 +125 °C	IEC 60068-2系列
脉冲dv/dt能力	高于 50 kV/µs	额定电压

5. 阵列用HVC N4700电容器

阵列中的元素保持其值不变时，阵列才能保持其共享状态。HVC 在东莞拥有一家 6,000 平方米的自有工厂，生产用于激光打标电源直流链路、脉冲缓冲器和高压缓冲器的 N4700 I 类电容器，电压范围从 1 kV 到 100 kV。

这里需要考虑的六个参数

• 严格的单元匹配。±30 ppm/°C 的系数和 tanδ 小于等于 0.1 %，确保每个单元的 ESR 和电容保持一致，因此在 25 °C 下设计的共享性能在 105 °C 下仍然有效。
• 低单位等效串联电感 (ESL)。同轴结构使封装电感接近 8 nH，因此五单元阵列接近理想的 1/N 值 1.6 nH，并使其谐振频率保持在纹波频带之上。
• 额定电压下局部放电低于 5 pC。工厂局部放电筛选功能可防止脉冲组触发时阵列注入放电噪声。
• 电压覆盖范围。从 1 kV 辅助轨到 40 kV Q 开关节点，单一介质系列以匹配的值覆盖整个阵列。
• 损耗稳定。低tanδ值使单位I²R损耗和温度变化范围在10 Hz至1 MHz的10 °C范围内。
• 久经考验的替代产品。40 kV / 441 系列 门把手电容 是合格的直接替代品 村田 光刻光源现场维修程序中使用了螺钉式电容器，而 DUV 开发人员现在在新光源中指定使用 HVC 部件。

交付和支持

标准件的交货周期为 4 至 8 周，配套单元的交货周期为 6 至 10 周。HVC 应用工程团队提供阵列阻抗仿真、电流共享分析和布局审查支持。请提供开关频率、纹波电流、阵列图和机柜气流方案。HVC 将在五个工作日内返回包含单位损耗和温度估算值的电流共享分析报告。

6. 常见问题

问题1：阵列中一个单元承载多少纹波电流？

它遵循支路阻抗。在一个 50 mΩ 的三单元阵列中，一个支路的电感为 7 nH，而其他支路的电感为 32 nH，在 1 MHz 频率下，短支路承载 6.1 A 的电流，总有效值为 10 A，即 61%。

Q2：允许的走线间隙有多大？

保持支路电感间隙小于 13 nH，这大约相当于 1.7 nH/mm 电感环的 8 mm 长度。在 13 nH 时，该单元的电感占比达到 50%，或相当于三单元阵列中各单元平均分配电感的 1.5 倍。

Q3：该阵列如何降低损耗？

有两种方法。并联组降低了总ESR，因此阵列损耗从5W降至1W，每个单元的功耗也从5W降至0.2W。在20°C/W的温差下，最热的物体温度从100°C降至4°C。

Q4：什么因素会抑制互连回路？

一个电阻器的阻值 R_damp = 0.5 × √(L_int / C_unit)。对于 15 nH 的回路电感和 4.7 nF 的单位电容，该阻值为 0.9 Ω，它可以耗散 19 MHz 反谐振频率下的环路能量。

Q5：当一个单元发生短路故障时会发生什么情况？

该阵列在大约 30 纳秒内通过互连回路向故障点释放 1.2 焦耳的能量。该能量会熔化 3 毫米厚的 2 盎司铜，因此该设计需要每个单元采用熔断或爬电隔离，以将故障限制在单个单元内。

Q6：为什么要同时根据纹波和温度来评估阵列性能？

因为气流共享和气流漂移同时存在。60°C 的环境浸泡结合完全波纹，会暴露出室温测试所掩盖的 20°C 气流不对称性。

7。 参考

1. E. Kuffel、WS Zaengl、J. Kuffel 高电压工程基础知识，第 2 版，Newnes，2000 年。
2. N. Mohan、TM Undeland、WP Robbins 电力电子学：变换器、应用和设计，第 3 版。霍博肯，新泽西州：约翰·威利父子出版社，2003 年。
3. MIL-HDBK-217F 通知 2， 电子设备可靠性预测1995。
4. IEC 60384-1:2021， 电子设备用固定电容器 - 第 1 部分：通用规范，第 6 版。日内瓦：IEC，2021 年。
5. IEC 61071:2017， 电力电子电容器，第 2.0 版。日内瓦：国际电工委员会，2017 年。
6. GB/T 17702-2021， 电力电子电容器 （电力电子电容器）。北京：国家市场监督管理总局，2021。
7. H. Wang 和 F. Blaabjerg， 电力电子变换器直流链路应用中电容器的可靠性概述IEEE工业应用学报，第50卷，第5期，第3569-3578页，2014年。https://doi.org/10.1109/tia.2014.2308357。
8. D. Li、Y. Zhong、X. Zhou 和 G. Zhai， 基于相场法的多层陶瓷电容器断裂分析方法IEEE 元件、封装和制造技术学报，第 14 卷，第 2 期，第 211-220 页，2024 年。https://doi.org/10.1109/tcpmt.2024.3359598。
9. 驱动未来：高压MLCC如何提升现代电子产品的效率，Murata，https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html。
10. 高压陶瓷电容器 电力电子，H. Laville (Exxelia)，EE Power 技术文章，https://eepower.com/technical-articles/high-Voltage-ceramic-capacitors-for-power- electronics/ 。
11. HVC应用工程团队 高压陶瓷电容器技术资源https://www.hv-caps.com